PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-248452

(43)Date of publication of application: 05.09.2003

(51)Int.CI.

G09G 3/22 G09G 3/20

H04N 5/68

(21)Application number: 2002-047823

(71)Applicant:

NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL &

TECHNOLOGY

(22)Date of filing:


(72)Inventor:

NAGAO MASAYOSHI

(54) METHOD AND DEVICE FOR DRIVING ELECTRIC FIELD EMISSION DISPLAY

PROBLEM TO BE SOLVED: To correct variation in luminance caused by variation in current for every pixel.

SOLUTION: In an electric field emission display driving method, a data driver 7 controls the cathode electrode of an FED (field emission display) by inputting picture data to be outputted from a data converting circuit 3 and a signal from a drive voltage control circuit 6. Characteristics of pixels are preliminarily written in a ROM (read only memory) 5 and these characteristics are obtained by preliminarily measuring emitted light quantities of respective pixels which are needed in order to give constant luminance. The drive voltage control circuit 6 outputs the drive voltage correcting signal of the data driver 7 by inversely correcting respective current characteristics of the output of the ROM 5.



LEGAL STATUS

[Date of request for examination]

18.06.2003

[Date of sending the examiner's decision of rejection]

29.03.2005

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-248452 (P2003-248452A)

(43)公開日 平成15年9月5日(2003.9.5)


(51) Int.Cl.7	tCl.' 識別記号			FΙ		テーマコード(参考)		
G09G	3/22			G09G	3/22		E	5 C 0 5 8
	3/20	6 2 3			3/20		623R	5 C 0 8 0
		6 3 1					631V	
		6 4 1					641A	
							641D	
		審	查請求 有	育 請求項	の数3	OL	(全 7 頁)	最終頁に続く
(21)出願番号(22)出願日		特顧2002-47823(P2002-47823) 平成14年2月25日(2002.2.25)	3)	 (71) 出顧人 301021533 独立行政法人産業技術総合研究所東京都千代田区霞が関1-3-1 (72) 発明者 長尾 昌善 茨城県つくば市東1-1-1 独 人産業技術総合研究所つくばセン 				
				ドターム (50080 BB	03 BA01 BA05 05 CC03 DD05 12 GG17 JJ02	EE29 FF12

(54) 【発明の名称】 電界放出型ディスプレイの駆動方法及び装置

(57)【要約】

【課題】 各画素ととの電流ばらつきに起因する輝度の ばらつきを補正する

【解決手段】 データドライバ7はデータ変換回路3から出力される画像データとドライブ電圧制御回路6からの信号を入力として、FEDのカソード電極を制御する。ROM5には、あらかじめ画素の特性が書き込まれており、この特性は、一定輝度を与えたときの各画素の発光量などをあらかじめ測定しておくことで得る。ドライブ電圧制御回路6では、ROM5からの出力からそれぞれの電流特性を逆補正してデータドライバのドライブ電圧補正信号を出力する。



【特許請求の範囲】

【請求項1】 電子を放出するエミッタとエミッタから の電子放出を制御するゲートを有し、かつ表示データに 応じてデータドライバを介して駆動される電界放出素子 を備えた電界放出型ディスプレイの駆動方法において、 前記電界放出素子の各画素でとの輝度特性をメモリ素子 に予め記憶し、

に予め記録し、 前記電界放出素子を駆動するデータドライバの出力を、 が、前記電界放出素子を駆動するデータドライバの出力を、 予め記憶された前記輝度特性に基づき各画素毎に補正す ることを特徴とする電界放出型ディスプレイの駆動方 法。

> 【請求項2】 電子を放出するエミッタとエミッタから の電子放出を制御するゲートを有しかつ表示データに応 じてパルス幅変調によって輝度を表現するデータドライ バを介して駆動される電界放出素子を備えた電界放出型 ディスプレイの駆動装置において、

> 前記電界放出素子の各画素ごとの輝度特性を記憶したメ モリ素子と、前記メモリ素子からの出力を入力として各 画素でとに前記データドライバの電圧制御信号を出力す るドライブ電圧制御回路とを備え、

> 前記電界放出素子を駆動する前記データドライバの出力 を、前記メモリ素子に記憶した輝度特性に基づき各画素 毎に補正することを特徴とする電界放出型ディスプレイ の駆動装置。

> 【請求項3】 電子を放出するエミッタとエミッタから の電子放出を制御するゲートを有しかつ表示データに応 じてパルス振幅変調によって輝度を表現するデータドラ イバを介して駆動される電界放出素子を備えた電界放出 型ディスプレイの駆動装置において、

前記電界放出素子の各画素ごとの輝度特性を記憶したメ 30 モリ素子と、前記メモリ素子からの出力を入力として各 画素ごとに前記データドライバのバルス幅制御信号を出 力するドライブバルス幅制御回路とを備え、

前記電界放出素子を駆動する前記データドライバの出力 を、前記メモリ素子に記憶した輝度特性に基づき各画素 毎に補正することを特徴とする電界放出型ディスプレイ の駆動装置。

【発明の詳細な説明】

[0001]

レイの駆動方法及び装置に関するものである。

[0002]

【従来の技術】近年、フラットパネルディスプレイとし て、微小エミッタを電子源として用いた電界放出型ディ スプレイ(Field Emission Display:以下FEDと呼 ぶ)が注目されている。FEDは、ゲート電極により駆 動される電界放出型エミッタを持つ複数画素が配列形成 された表示基板と、この表示基板に対向配置されたアノ ード電極と蛍光体膜が形成された対向基板とから構成さ のゲート配線と、列方向の画素の電界放出エミッタを共 通駆動する複数本のカソード配線とは外部に取り出され る。そして例えば、ゲート配線を順次駆動しながら、こ れに同期してカソード配線に1ラインずつの画像データ を与えることにより、いわゆる線順次駆動の画像表示が 行われる。

【0003】この種のFEDにおいて、フルカラー画像 表示を行う場合には、R(赤), G(緑)及びB(青) の3原色ドット3つ分を1画素として、R、G及びBの 10 各ドットの電界放出型エミッタに対向するアノード電極 上にそれぞれ、R、G及びB用の蛍光体膜を形成して構 成される。表示電極上のカソード配線としては、1 画素 当たりR、G及びB用の3本ずつ配線される。

【0004】ゲート配線には例えば、順次正のゲート電 圧パルス(例えば、+25V)を印加することにより、 1 ラインづつの選択が行われ、これに同期して各カソー ド配線には画像データに応じて負のカソード電圧パルス (例えば、-25V)が印加される。ゲート配線に+2 5 Vが印加され、カソード配線に-25 Vが印加された 20 ドットでは、ゲート・カソード間電圧が50 Vとなって エミッタ先端部において電子放出が生じ、この電子が正 の高電圧が印加されたアノード電極側に加速されて蛍光 体膜を叩くことにより発光する。FEDの階調表示は、 上述したエミッタ電圧パルスをPWM(パルス幅変調) パルスとして、そのパルス幅を制御することにより可能 となる。

【0005】図5は面放出型の電界カソードを利用した 平面型のカラーFEDにおける駆動回路の構成図、図6 はその動作タイミングを示した図である。図5において 50はm×nの画素のマトリクスからなるFED、51 は印加された同期信号に同期したクロックを発生するク ロックジェネレータ、52はクロックジェネレータ51 から発生されたクロックを用いて表示タイミングを制御 する表示タイミング制御回路、53は入力される画像デ ータのビデオメモリ54への書き込みを制御するメモリ 書き込み制御回路、54はR, G, Bの画像データを蓄 積するフレームメモリあるいはラインメモリ54-1, 54-2, 54-3からなるビデオメモリ、55-1, 55-2,55-3はビデオメモリ54から読み出され 【発明の属する技術分野】本発明は電界放出型ディスプ 40 たR, G, Bの画像データが保持されるバッファレジス タである。

【0006】さらに、56はビデオメモリ54のアドレ スを発生するアドレスカウンタ、57はR、G、Bの画 像データのいずれかを選択する色選択回路、58はゲー ト電極3を制御するデータがシフトされるシフトレジス タ、59はシフトレジスタ58のデータをラッチするラ ッチ回路、60はFED50のゲート電極をラッチ回路 59のデータにより駆動するゲートドライバ、61はバ ッファレジスタ55-1~55-3から供給される画像 れる。表示基板上の行方向の画素を共通駆動する複数本 50 データがシフトクロックによりシフトされるシフトレジ

スタ、62はシフトレジスタ61のデータをラッチする ラッチ回路、63はカソード電極にラッチ回路62の画 像データ出力を供給するカソードドライバ、64は表示 タイミング制御回路52の制御に基づいてFED50の アノード電極を駆動するアノードドライバである。

【0007】このような駆動回路では、入力される画像 データはメモリ書き込み制御回路53により書き込みタ イミングが制御されると共に、クロックジェネレータ5 1で発生されるクロックに同期してビデオメモリ54に 各色の画像データ毎にメモリされる。そして、ビデオメ 10 モリ54のR、G、Bの各画像データが記憶されるメモ リ54-1,54-2,54-3から、色選択回路57 の制御のもとで、かつ、アドレスカウンタ56のアドレ スに基づいて読み出された画像データは、それぞれバッ ファレジスタ55-1,55-2,55-3に保持され る。

[0008] N_{y} $N_{$ 5-3はその出力タイミングが色選択回路57により制 御されて、各画像データがシフトレジスタ回路61に供 御回路52からのシフトクロックS-CLKによりシフ トされていく。1ラインの画素の内アノード引き出し電 極A1に接続されたストライプ状のアノード電極の数に 対応する1行の1/2の数の色データがシフトレジスタ 61にシフトされると、この色データは表示タイミング 制御回路52からのラッチパルスによりラッチ回路62 にラッチされる。このラッチ回路62の出力データは、 カソードドライバ63に印加される。

【0009】一方、表示制御タイミング回路52はアノ うにアノード引き出し電極A1にのみ正のアノード電圧 を印加する。さらに、表示タイミング制御回路52はラ ッチバルスをシフトレジスタ58にシフトバルスとして 供給し、この制御回路52から供給されるスキャン信号 をシフトさせていく。このシフトレジスタ58の出力 は、上記ラッチパルスによりラッチ回路59においてラ ッチされるため、ラッチ回路59からは、ラッチパルス 毎にシフトされるスキャン信号が出力されるようにな る。そして、このスキャン信号はゲートドライバ60亿 印加される。

【0010】この結果、ゲートドライバ60からは、図 6 (c)~(f) に示すように、FED50のゲート引 き出し電極G1, G3, ····G2n-1に順次ゲート駆動 電圧が印加され、これらのゲート引き出し電極G1, G 3, ····G2n-1が走査される。この時、カソードドラ イバ63からは、駆動されるゲート引き出し電極G1, G3 · · · · G2n-1に対応するG, B, R, · · · の画像 データが供給される。このような走査を順次行うこと で、最後の行のゲート引き出し電極G2n-1まで走査され ると、1フレームの1/2の画素が発光制御される。

【0011】次に、表示タイミング制御回路52はアノ ードドライバ64を制御してアノード引き出し電極A2 に正のアノード電圧を印加するような制御を行うと共 に、この期間では、図6(g)~(j)に示すようにゲ ート引き出し電極G2, G4···Gに順次ゲート駆動 電圧が印加され、これらのゲート引き出し電極G2.G 4 · · · G 2nが走査される。

【0012】従って、この場合は駆動されるゲート引き 出し電極G2, G4···G2nに対応するG, B, R, ・・・の画像データをカソードドライバ63から供給す ることで、1フレームの残りの画素の発光制御が行わ れ、最後の行のゲート引き出し電極G2nが走査された時 点で1フレームの画像をFED50に表示される。 [0013]

【発明が解決しようとする課題】FEDでは一つの画素 あたり1000個程度のエミッタを集積した冷陰極素子 を用いるが、工程上の微細な環境変化などによりそれぞ れの画素の特性が異なり、上記のような構成では画素間 の電流ばらつきによる輝度むらが生じてしまい、ディス 給される。このシフトレジスタ61は表示タイミング制 20 プレイとして画質が劣化するという問題を有していた。 【0014】従来、このような問題をFEDパネルその ものに工夫を施し電流特性のばらつきが生じないように する方法が提案されてきたが、製造工程が複雑になるう え、特性のばらつきができてしまったパネルは使用する ことができず無駄が多かった。本発明は上記問題に鑑 み、各画素ごとの電流ばらつきに起因する輝度のばらつ きを補正することができる電界放出型ディスプレイの駆 動装置を提供することで、パネルの製造方法は従来と同 じ方法が使用でき、特性にばらつきのあるパネルでも均 ードドライバ64を制御して図6(a)(b)に示すよ 30 一な輝度を表現することができるようにすることを目的 とするものである。

[0015]

【課題を解決するための手段】上記課題を解決するため に、本発明の電界放出型ディスプレイの駆動方法及び装 置は、各画素の特性を記憶したメモリ素子と、画素の特 性に応じたドライブパルスを発生することができるドラ イブ電圧制御回路を備えたものである。電界放出素子の 各画素ごとの輝度特性をメモリ素子に予め記憶し、電界 放出素子を駆動するデータドライバの出力を、予め記憶 40 された前記輝度特性に基づき各画素毎に補正する。

[0016]

【発明の実施の形態】 (実施の形態1)以下、本発明 を、例示に基づき説明する。図1は、本発明の実施の形 態1の電界放出型ディスプレイの駆動装置を例示する図 であり、図2はその動作説明図である。図示の電界放出 型ディスプレイは、バルス幅を変調(PWM変調)する ことによって輝度階調を表現する。図1において1は映 像信号、2は同期信号、3は映像信号1と同期信号2を 入力として映像信号をPWM変調してRGBの画像デー 50 タを得るデータ変換回路である。データ変換回路3は、

従来技術として図5に例示したクロックジェネレータ5 1、表示タイミング制御回路52、メモリ書込み制御回 路53、フレームメモリ又はラインメモリ54,バッフ ァ55、アドレスカウンタ56、色選択回路57をまと めたものに相当する。

【0017】図1に示した4は、データ変換回路3から 出力されるスキャン信号を入力としてFEDのゲート電 極を制御するスキャンドライバであり、従来図5のシフ トレジスタ58、ラッチ59、ゲートドライバ60をま 特性がメモリされたROM、6はROM5からの出力に 基づき各画素の電流特性を逆補正してデータドライバ7 のドライブ電圧補正信号を出力するドライブ電圧制御回 路である。7はデータ変換回路3から出力される画像デ ータとドライブ電圧制御回路6からの信号を入力とし て、FEDのカソード電極を制御して、パルス幅変調に よって輝度を表現するデータドライバであり、これは、 従来図5のシフトレジスタ61, ラッチ62, カソード ドライバ63に相当するが、ドライブ電圧制御回路6か らの信号を受け取ることができる点が異なっている。ア 20 ですむ。 ノードドライバ (図示省略) は、従来図5のアノードド ライバ64と同等のものが使用できる。以上のように構 成された電界放出型ディスプレイの駆動装置について、 図2を用いて動作を説明する。

【0018】図2(a)は、例として4×4のFEDに ある全面同一輝度の信号を与えた場合の表示画面を示し ており、SOからS3はそれぞれの行、DOからD3は それぞれの列を示している。図2(b)はデータ変換回 路3からの出力信号を示し、図2 (c)はデータドライ バ7からの出力信号を示している。図2(a)では、全 30 面に同一輝度の入力を与えたにも関わらず、各画素のは らつきによりS1とD1が交差する画素(G11)と、 S2とD3が交差する画素(G23)の輝度が低くなっ ている。また、このときの輝度レベルがG11>G23 であることを示している。全面に同一輝度を与える場合 を示しているので、データ変換回路3からの出力信号は 図2(b)のように一定幅のパルスとなる。

【0019】ところで、このFEDにはあらかじめ画素 の特性がROM5に書き込まれており、たとえばG11 の電流特性としては0.8、G23の電流特性としては 40 m 0.5、その他の画素には1.0などという値が書き込 まれている。この特性は、一定輝度を与えたときの各画 素の発光量などをあらかじめ測定しておくことで得る。 【0020】これらの輝度のばらつきを補正するため に、データ変換回路3からの出力をROM5に書き込ま れた情報をもとにさらにPWM変調し、D1の第2パル スのパルス幅を1.25倍に、D3の第3パルス幅を2 倍になるように変調することができる。しかし、図示の 場合、ドライブ電圧制御回路6では、ROM5からの出

のドライブ電圧補正信号を出力している。PWM変調信 号の振幅を補正することにより、最大輝度を表現するよ うな場合であっても、パルス幅が1フィールド期間を越 えないようにして、正しく階調を表現できるようにする ことが可能となる。データドライバ7はデータ変換回路 3から出力されるPWM変調された画像データとドライ ブ電圧制御回路6から出力されるドライブ電圧補正信号 を入力として図2(c)のようなバルスを出力する。図 2 (c) では、G11の画素が含まれるD1の列のS1 とめたものに相当する。5はFEDの各画素ごとの電流 10 行の信号がドライブ電圧補正信号により補正され、電圧 振幅が他の画素よりaV上がるように制御される。同様 にG23の画素についても同様にbV電圧振幅が上がる ように制御される。このaやbという値は、あらかじめ 各画素の電子放出特性を測定しておくことで決定する。 なお、この場合はある画素の輝度が低い場合を説明した が、ある画素の輝度が基準より高い場合も考えられる。 この場合にはドライブ電圧振幅を下げるように制御す る。電界放出電流はゲート電圧に対して指数関数的に変 化するので、これらのaやbという電圧の差分はわずか

> 【0021】このようにドライブ電圧を補正すること で、FEDパネルでは電流量が少ないために輝度が下が っていたG11やG23の画素について電流量を増やす ことができ、画像を同一輝度で表示することが可能とな る。ここでは、モノクロディスプレイのような輝度信号 のみについて説明したが、カラーディスプレイの場合は RGBの各色画素について同様の処理を施せばよい。 【0022】(実施の形態2)次に、本発明の実施の形 態2について説明する。図3は、本発明の実施の形態2 の電界放出型ディスプレイの駆動装置を例示する図であ り、図4はその動作説明図である。実施の形態1におい ては階調を表現するのにPWM変調された映像信号につ いての説明を行ったが、実施の形態2は、バルス振幅変 調(以後PAM変調と呼ぶ)で階調を表現した例であ

【0023】図3において1は映像信号、2は同期信 号、3は映像信号1と同期信号2を入力として映像信号 1をPAM変調してRGBの画像データを得るデータ変 換回路、4はデータ変換回路3から出力されるスキャン 信号を入力としてFEDのゲート電極を制御するスキャ ンドライバ、5はFEDの各画素でとの電流特性がメモ リされたROM、8はROM5の出力を入力としてFE **Dのカソード電極の電圧を制御するドライブパルス幅制** 御回路、7はデータ変換回路3から出力される画像デー タとドライブパルス幅制御回路8からの信号を入力とし て、FEDのカソード電極を制御して、パルス振幅変調 によって輝度を表現するするデータドライバである。以 上のように構成された電界放出型ディスプレイの駆動装 置について、図4を用いて動作を説明する。

力からそれぞれの電流特性を逆補正してデータドライバ 50 【0024】図4(a)は、4×4のFEDにある全面

同一輝度の信号を与えた場合の表示画面を示しており、 SOからS3はそれぞれの行、DOからD3はそれぞれ の列を示している。図4(b)はデータ変換回路3から の出力信号を示し、図4(c)はデータドライバ7から の出力信号を示している。図4 (a)では、全面に同一 輝度の入力を与えたにも関わらず、各画素のばらつきに よりS1とD1が交差する画素(G11)と、S2とD 3が交差する画素(G23)の輝度が低くなっている。 また、このときの輝度レベルがG11>G23であるこ とを示している。全面同一輝度を与える場合を示してい 10 るので、データ変換回路3からの出力信号は、図4 (b) に示すように一定振幅のパルスとなる。

【0025】ところで、このFEDにはあらかじめ画素 の特性がROM5に書き込まれており、たとえばG11 の電流特性としては0.8、G23の電流特性としては 0.5、その他の画素には1.0などという値が書き込 まれている。この特性は、一定輝度を与えたときの各画 素の発光量などをあらかじめ測定しておくことで得る。 次に、ROMからの出力からそれぞれの電流特性を逆補 正して、データドライバ7の補正信号を出力する。との 20 スプレイの駆動装置のブロック構成図 ために、データ変換回路3からのPAM変調信号の振幅 を逆補正することも可能であるが、図示の構成において はROMからの出力に基づき、ドライブパルス幅制御回 路8によって、データドライバ7のドライブ幅補正信号 を出力している。データドライバ7はデータ変換回路3 から出力されるPAM変調された画像データとドライブ パルス幅制御回路8から出力されるドライブパルス幅補 正信号を入力として図4(c)のようなパルスを出力す る。図4 (c)では、G11の画素が含まれるD1の列 のS1行の信号がドライブパルス幅補正信号により補正 30 され、パルス幅が他の画素より1.25(0.8の逆 数) 倍長くなるように制御される。同様にG23の画素 についても同様に2(0.5の逆数)倍長くなるように 制御される。なお、この場合はある画素の輝度が低い場米

* 合を説明したが、ある画素の輝度が他の画素より高い場 合も考えられる。との場合にはドライブパルス幅を短く するように制御する。

【0026】とのようにドライブパルス幅を補正すると とで、FEDパネルでは電流量が少ないために輝度が下 がっていたG11やG23の画素についてアノードに到 達する電荷量を増やすことができ、画像を同一輝度で表 示することが可能となる。

[0027]

【発明の効果】以上のように本発明によれば、工程上の **微細な環境変化などによりそれぞれの画素の特性が異な** る場合でも、データドライバのパルスを補正することに より各画素でとの電流ばらつきに起因する輝度のばらつ きを補正することが可能となる。

【図面の簡単な説明】

【図1】本発明の実施の形態1における電界放出型ディ スプレイの駆動装置のブロック構成図

【図2】本発明の実施の形態1における動作説明図

【図3】本発明の実施の形態2における電界放出型ディ

【図4】本発明の実施の形態2における動作説明図

【図5】従来の電界放出型ディスプレイにおける駆動回 路の構成図


【図6】従来の電界放出型ディスプレイにおける駆動回 路の動作タイミング図


【符号の説明】

- 1 映像信号
- 2 同期信号
- データ変換回路
- 4 スキャンドライバ
 - 記憶素子
 - 6 ドライブ電圧制御回路
 - 7 データドライバ
 - 8 ドライブパルス幅制御回路


【図1】


【図2】





【図5】





フロントページの続き

 (51)Int.Cl.'
 識別記号
 F I
 デーマコード (参考)

 G 0 9 G
 3/20
 6 4 2
 G 0 9 G
 3/20
 6 4 2 A

 H 0 4 N
 5/68
 H 0 4 N
 5/68
 B